快捷搜索:

嵌入式工程师使用FPGA的理由是什么

在一个领域中,假如独一不变的是变更,那么不必要对电子技巧和设计措施的成长变更做若干回首,就能见证到变更是若何使设计工程师能够创建出下一代立异产品。微处置惩罚器获得大年夜规模利用后,价廉物美的新技巧为基于软件的改革性电子产品设计打开了大年夜门,这便是一个很好的例子。简言之,把设计的主要元素——在这儿是节制“智能”——转入到软领域后,设计工程师就可以在更短光阴内创建出更好、更智能、更廉价的产品。

这个变更意味着嵌入式软件开拓职员是当今定义电子产品功能和特点的主要推动者,并且终极将把硬件临盆出来。该措施的成功身分在于削减硬件繁杂度和把设计的节制元素转变到可编程领域带来的开放机动性。

本日,大年夜容量、低资源可编程器件的到来给电子产品设计的成长带来了同样的盼望,由于在软领域定义系统硬件本身已经成为可能。诸如大年夜容量这样的大年夜规模器件对满意这一需求十分抱负。这些时代一样平常可用于构建系统外设逻辑功能块的大年夜件部分,包括总线接口I/O块、以致内存。把大年夜量逻辑引入领域对硬件开拓具有深远影响,并为‘软’设计的新期间打开了一扇大年夜门,这为设计供给了前所未有的机动性,同时具有削减板级尺寸和繁杂性的无穷潜力。

虽然它具有对电子产品开拓历程起到革命性感化的潜力,但多半嵌入式软件开拓职员仍像曩昔一样事情——在设计流程的开始阶段选择分立的硬件处置惩罚器、创建物理平台,然后写软件应用该平台。人们在嵌入式系统开拓的“软”硬件领域短缺探索,主要缘故原由在于缺少让C法度榜样员在可编程硬件级发挥技术的对象。确凿,当前多半设计流主要都来自芯片设计领域,必要异常专业的技术。

把软设计提升一个水平

要逾越FPGA胶合逻辑利用必要更广阔的视野,包括充分使用可编程器件,把尽可能多的硬件引入到软领域中。这包括引入处置惩罚器功能本身,本日,FPGA内的软处置惩罚器正越来越多地改变成嵌入式平台。从根本上说,改用带FPGA的软处置惩罚器会带来布局机动性、板卡尺寸更小、更简单的优点。但深层次的利用会带来更吸惹人的优点。

当使用了FPGA的可编程特点得随处置惩罚器顶层的抽象层时,就为嵌入式开拓职员打开了无限可能,——不仅在软件中实现抽象级设计,而且在硬件中也实现了。试想这样一个系统:处置惩罚器经由过程可设置设置设备摆设摆设硬件(本色上是一个硬件包裹)与其内存和外设连接——这就抽象了处置惩罚器的接口。简单地对FPGA从新编程就改变了硬件包裹,系统设计师可以随意马虎地改变处置惩罚器内核,以致在硬的或软的处置惩罚器之间转换,无需改动其他系统硬件。从系统的角度来看,所有处置惩罚器都是相似的,这就简化了硬件设计流程。当然,把这延伸到利用软件领域也必要可以在处置惩罚器之间供给C级别兼容性的编译器。

这种系统的优点是不必要“事先”对处置惩罚器做出选择。系统可能是应用某种处置惩罚器开拓的,然则开拓阶段发明必要更高的机能,又采纳了更快的器件。因为包裹层的缘故原由,处置惩罚器可所以软的、硬的、以致是FPGA内部的硬件处置惩罚器内核,而不会影响周围的硬件,由于转换层仅仅创建出连接外设的标准接口。实际上外设器件本身的连接可以相同要领抽象。在这个规划中,FPGA为嵌入式系统的所有部件供给通用的连接性,而有效地成为系统互连布局。换言之,它有效地成为标准接口“骨干”,硬件和软件都可以轻松与处置惩罚器和外设交流。

着末,在处置惩罚器之上引入透明的包裹层会创建出基于FPGA的开拓情况,供给真正的处置惩罚器自力性。软件和硬件开拓速率都前进了,处置惩罚器选择可以放到设计流程的后期进行,有效的软件/硬件协同设计成为可能。

软件和硬件间进行转换

在可设置设置设备摆设摆设硬件中创建处置惩罚器和外设包裹层的设法主见的扩展便是自动天生利用专用的系统硬件,在硬件中履行软件算法——一种‘自己的’硬件协处置惩罚器。

从C代码中直接天生硬件的设法主见并不新鲜,有几个系统已经实现,到现在为止的设法主见是盼望经由过程C类说话创建完备的系统硬件。在本色上,这与应用HDL(如VHDL 或Verilog)设计FPGA没有什么不合,必要软件开拓职员进修和采纳新的设计措施。真正对嵌入式开拓职员有用的是使流程透明。设计对象必须要能够处置惩罚标准 ANSI C代码的输入,把法度榜样员选择的功能转换为硬件。不仅如斯,系统必须要能够天生应用天生硬件所需的所有代码。嵌入式法度榜样员以这种要领把专用算法从处置惩罚器卸载到专用硬件上,无需懂得底层硬件的任何设计细节。

使用FPGA的整个潜力

很显着,从对象角度来说充分使用可编程器件(如FPGA)带来的时机必要一个前进开拓流程抽象级其余系统,这样设计的核心元素可经由过程类似的设计技巧和流程轻松改变。这样的系统必须能够统一全部电子产品开拓历程,在单一、同等的情况中将硬件、软件和可编程硬件开拓综合在一路。

Altium Designer 引入简单、高层次的处置惩罚器实现这一目标,满意软件、FPGA和 PCB要求,一体化的产品开拓情况在单一利用中把所有必要的流程综合在一路(图1)。硬件和软件开拓统一在平台级 ,使快速软件/硬件协同设计成为可能。经由过程基于 FPGA的处置惩罚器和处置惩罚器包裹内核,设计师可以定位于Altium Designer 或随意率性受支持的第三方处置惩罚器,同时保留设计的整个功能,包括与 FPGA外设的方便连接。Altium Designer基于 Viper的编译器包管在系统支持的所有处置惩罚器布局间C级别代码的兼容性。

出处:电子产品天下

您可能还会对下面的文章感兴趣: